募集要項

雇用形態

契約・嘱託社員

年収・給与

年収450～ 730万円

勤務地

東京23区、その他東京都
東京都大田区羽田空港１－１－４羽田イノベーションシティ ZoneK 2F

特徴

• 年間休日120日以上

勤務時間

09:00～ 18:00

応募条件

【いずれか必須】■FPGA設計及び評価 ■VerilogHDL,VHDL設計 ■電気回路設計　★自動車/家電/通信/航空機/産業機械/医療機器など、幅広い分野に実績があります。スキルや適性を考慮して仕事をお任せします！

その他特記事項

【歓迎】■SystemVerilog ■C/C++言語 ■実機解析の経験
【入社者の声】■希望するプロジェクトにアサインしてもらえる点が一番
の入社理由です。希望と適性、知識、技術を把握した上で、マッチング精度が高いプロジェクトにアサインしてもらえます。■先端技術の開発に関われる事に魅力を感じました。最先端のモノづくりの中にこそ学びたい事があり、専門性を磨き、技術を高めていける環境があります。

企業情報

社名

(株)シーディア

業種

その他専門コンサル

事業内容

■LSIデザイン、組み込みソフトウェアデザイン、システムインテグレーション、インフラプロダクトデザインを主力としたエンジニアリング/ソリューション事業