面接1回!横浜/回路設計★大手直接取引/残業30h以下/年休126日【WEB面接可】
(株)エッチ・ディー・ラボ ［人材紹介求人］
- 正社員
- 転勤なし
- 横浜市、川崎市、その他神奈川県
掲載開始日:2024/10/01 更新日:2024/10/03
仕事内容
デジタル回路設計(暗号・画像処理・通信・金融分野等)の各工程全般を担当。
【過去設計事例】LSIチップ、FPGA(暗号処理用、携帯電話用等)/医療機器(内視鏡システム)/デジタル一眼レフカメラのC-MOSセンサー等
【詳細】言語を用いてLSI設計やFPGA設計等を手掛けて頂きます。自ら仕事を作り纏めることや、指示出し、顧客と打ち合わせをし仕上げる等。様々な業務をお任せします。案件により日帰りや宿泊を伴う出張あり。【担当件数】1-2案件/人(基本は1案件)※1案件は約1年〜3年
【取引先企業】電子商取引安全技術組合/東北大学/KIOXIA東芝/ルネサスエレクトロニクス/オリンパス/ソニー/キャノン等 大手企業との直接取引多数
募集要項
- 雇用形態
- 正社員
- 年収・給与
- 年収450～ 800万円
- 勤務地
- 横浜市、川崎市、その他神奈川県
神奈川県横浜市港北区新横浜３－１８－１４住生新横浜第２ビル４Ｆ
- 特徴
- 転勤なし
- 年間休日120日以上
- 勤務時間
- 09:00～ 18:00
- 応募条件
- 【必須】■デジタル回路設計経験をお持ちの方。(年数不問)
【歓迎】■Verilog、VHDL、C言語を扱ったご経験(年数不問)
■Cを使った組込みソフトウェアの開発経験をお持ちの方
- その他特記事項
- 【強み】業界の「教育機関」として事業を展開しており、ハイレベルなノウハウを共有・標準化することも得意。実践と教育が備わった環境で、エンジニアとしての腕をスピーディに磨けます。
【先輩社員の声〜魅力】■1人1人の経験に応じた研修が用意されている。
企業情報
- 社名
- (株)エッチ・ディー・ラボ
- 業種
- 半導体・電子・電気部品(メーカー)
- 事業内容
- デジタル回路設計のパイオニアとして、LSI,FPGA設計に携わるVerilog-HDL,VHDLでの最先端技術に携わり顧客のニーズに応える。RTLスタイルガイドはhdLab著作、現在RTL設計の基準書として広く利用されている。