| キャリコネ 口コミ・評判の情報サイト
(株)アドバンテスト
半導体試験装置のファンクション試験ユニットの開発を担当する部署で、主にASICやFPGAのデジタル回路設計をご担当いただきます。 ■ASICやFPGAのデジタル回路設計(Verilog-HDL/SystemVerilogを使用)を、開発規模に応じて3〜7名程度のチームで行います。 ■開発業務としては、仕様検討、設計・検証、実機評価までの作業を担当します。 ■海外チームとの共同開発のテーマもあり、そこでは英語でコミュニ－ケーションをとりながら設計を行っています。 ※変更の範囲：会社の定める業務
正社員
群馬県
年収550～ 910万円
【必須】 ■Verilog-HDLやSystemVerilogを使ったデジタル回路設計経験 ■電子回路に関する一般的な知識
【歓迎】 ■メンバーと協力してチーム開発に貢献 ■論理的思考ができる ■C言語やC++の知識・経験 ■英語コミュニケーション ※海外チームと共同開発することもあります。
