具体的な業務内容
CISアナログレイアウト設計業務をお任せいたします。
■アナログ回路レイアウト設計・最適化:CIS向けアナログ回路ブロックのレイアウト設計を行う。TSMC 12nm FinFETプロセスの特性を最大限に
引き出し、性能・面積・消費電力・ノイズなどの制約を考慮した最適な配置・配線を追求
■物理検証と修正:設計したレイアウトに対し、DRC(デザインルールチェック)、LVS(レイアウト対回路図検証)、ERC(電気ルールチェック)といった物理検証を自走で実施
■Cadence環境での設計遂行:Cadence Virtuosoを含む関連ツールを駆使し、効率的かつ高品質な設計を実現