| キャリコネ 口コミ・評判の情報サイト
セントラルエンジニアリング(株)
LSI設計業務をご担当いただきます。 ■アナログ回路ブロックのレイアウト設計：回路図に基づき、アナログ回路ブロックの高精度なレイアウト設計を行います。 信号品質、ノイズ耐性、マッチング、寄生容量といった要素を考慮し、最適な設計を追求します。 ■物理検証と最適化：設計したレイアウトに対し、DRC(デザインルールチェック)、LVS(レイアウト対回路図検証)、ERC(電気ルールチェック)といった物理検証を実施します。 ■寄生抽出と特性評価：レイアウト後の寄生要素を正確に抽出し、シミュレーションを通じて特性評価を行います。※以下備考欄記載
正社員
東京23区、その他東京都
08:30～ 17:30
年収481～ 589万円
【必須】 ■1.2n BiCDMOSプロセス経験またはそれに準じるスキルのある方 ■Cadence環境にて設計経験がある方
■レイアウト設計、検証を自走できる方
